![]() ![]() Ordering Information Support |
![]() |
![]() |
![]()
HOME/NEWS HDL/FPGA/ASIC COMPILER/LANG EDA/CAD/CAM RF/MW/SIM ![]() โปรแกรม ASIC Prototypes Synthesized Directly from RTL Code. สำหรับ Win9x/Me/NT/2000, มีคู่มือเป็น .pdf ไปพิมพ์เองได้ ดูข้อมูลเพิ่มเติม http://www.synplicity.com/ สั่งซื้อ ราคา 1,000 บาท ![]() ![]() L-Edit Pro is the "must have" tool for mixed-signal designers involved in layout and verification of complex ICs. L-Edit Pro consists of a custom layout editor, an automatic placement and router, a design rule checker, a netlist extractor, and a LVS layout versus schematic comparison tool. สำหรับ Win9x/Me/NT/2000, มีคู่มือเป็น .pdf ไปพิมพ์เองได้ ดูข้อมูลเพิ่มเติม http://www.tanner.com/eda/products/ สั่งซื้อ ราคา 1,000 บาท ![]() ![]() High-Productivity Synthesis for ASIC Designers. สำหรับ Win9x/Me/NT/2000, มีคู่มือเป็น .pdf ไปพิมพ์เองได้ ดูข้อมูลเพิ่มเติม http://www.synplicity.com/ สั่งซื้อ ราคา 1,000 บาท ![]() ![]() โปรแกรม Logic Synthesis สำหรับ FPGA (field programmable gate array) และ CPLD (complex programmable logic device) สามารถรับ designs ที่ เขียนด้วย Verilog และ VHDL สำหรับ Win9x/Me/NT/2000, มีคู่มือเป็น .pdf ไปพิมพ์เองได้ ดูข้อมูลเพิ่มเติม http://www.synplicity.com/ สั่งซื้อ ราคา 1,000 บาท ![]() ![]() โปรแกรม Physical Optimizer สำหรับ FPGA. สำหรับ Win9x/Me/NT/2000, มีคู่มือเป็น .pdf ไปพิมพ์เองได้ ดูข้อมูลเพิ่มเติม http://www.synplicity.com/ สั่งซื้อ ราคา 1,000 บาท ![]() ![]() FPGA Advantage for HDL Design v5.0 เป็นชุดโปรแกรมสำหรับงาน HDL, ประกอบด้วย HDS (HDL Designer Series v2001.1 - Graphical Design Environment), ModelSim SE PLUS 5.5a (HDL Simulator) และ LeonardoSpectrum v2001.1a (FPGAs and ASICs Synthesis Tools) สำหรับ Win9x/Me/NT/2000, มีคู่มือเป็น .pdf ไปพิมพ์เองได้ ดูข้อมูลเพิ่มเติม http://www.mentor.com/fpga-advantage/ สั่งซื้อ ราคา 1,000 บาท ![]() ![]() X-HDL3 - VHDL to Verilog and Verilog to VHDL Translator. โปรแกรมแปลงภาษา HDL ระหว่าง VHDL กับ Verilog ทำงานได้ทั้งแบบ GUI และ Batch สำหรับ Win9x/Me/NT/2000 ดูข้อมูลเพิ่มเติม http://www.x-tekcorp.com/ สั่งซื้อ ราคา 500 บาท ![]() ![]() NOVAS Debussy - Total Debug System The Debussy system speeds resolution of design problems in complex IC designs by automating tracing, visualization, and analysis of causes and effects in Verilog, VHDL, and mixed-language descriptions. It addresses design complexity and IP/design reuse issues by helping engineers quickly and thoroughly understand complicated or unfamiliar code. สำหรับ Win9x/Me/NT/2000 ดูข้อมูลเพิ่มเติม http://www.novas.com/ สั่งซื้อ ราคา 500 บาท ![]() ![]() EASE Graphical design environment with automated generation of hierarchical VHDL or Verilog code. EALE A powerful HDL language editor helps you to truly access the nuances of your preferred design language. สำหรับ Win9x/Me/NT/2000, มีคู่มือเป็น .pdf ไปพิมพ์เองได้ ดูข้อมูลเพิ่มเติม http://www.translogiccorp.com/ สั่งซื้อ ราคา 500 บาท ![]() ![]() ASM3500 is a bidirectional translator between AutoCAD DXF and the Calma GDSII stream format. GDSPLOT is a utility to views/plots GDSII to large format color plotters such as HP750C, Versatec, Calcomp... สำหรับ Win9x/Me/NT/2000, มีคู่มือเป็น .pdf ไปพิมพ์เองได้ ดูข้อมูลเพิ่มเติม ARTWORK CONVERSION SOFTWARE, INC., สั่งซื้อ ราคา 1,000 บาท ![]() ![]() โปรแกรมสำหรับจำลองการทำงาน สำหรับ HDL (Hardware Description Language) (HDL Simulator) ใช้ได้ทั้ง VHDL และVerilog สำหรับ Win9x/Me/NT/2000, มีคู่มือเป็น .pdf ไปพิมพ์เองได้ ดูข้อมูลเพิ่มเติม http://www.model.com/ สั่งซื้อ ราคา 500 บาท ![]() ![]() FPGA Express is a powerful VHDL and Verilog HDL synthesis software solution for FPGA and CPLD logic designs. FPGA Express enables the achievement of design performance goals while enhancing productivity by delivering next-generation synthesis technology, architecture specific optimization and mapping and tight integration with back-end Place and Route tools. Through an innovative graphical user interface (GUI), you can utilize increasing levels of control from push-button to performance oriented to meet your Quality of Results goals. สำหรับ Win9x/Me/NT/2000, มีคู่มือเป็น .pdf ไปพิมพ์เองได้ ดูข้อมูลเพิ่มเติม http://www.synopsys.com/fpga/ สั่งซื้อ ราคา 500 บาท ![]() ![]() FPGA Compiler II combines the strengths of Synopsys FPGA synthesis technology with key ASIC design technologies to deliver compatibility with ASIC design flows and top Quality of Results for million-gate FPGA designs. FPGA Compiler II provides support of Design Compiler shell (dc_shell) scripting, the DesignWare Foundation library and the Synopsys database (.db) output format with Synopsys' industry-leading experience in ASIC design to meet the challenges of high-density, high-performance FPGAs. สำหรับ Win9x/Me/NT/2000, มีคู่มือเป็น .pdf ไปพิมพ์เองได้ ดูข้อมูลเพิ่มเติม http://www.synopsys.com/fpga/ สั่งซื้อ ราคา 500 บาท ![]() ![]() StateCAD is a graphical entry tool that allows engineers to express their ideas in a natural manner, as state diagrams. StateBench automates behavioral verification and VHDL/Verilog test bench generation of StateCAD diagrams. HDL Bencher automates verification of arbitrary HDL designs. สำหรับ Win9x/Me/NT/2000, มีคู่มือเป็น .pdf ไปพิมพ์เองได้ ดูข้อมูลเพิ่มเติม http://www.statecad.com/ , http://www.testbench.com/ สั่งซื้อ ราคา 1,000 บาท ![]() ![]() โปรแกรมออกแบบวงจร digital โดยสามารถออกแบบเป็น State machine, HDL (VHDL and Verilog), Truth table, Schematic, etc... สำหรับ Win9x/Me/NT/2000, มีคู่มือเป็น .pdf ไปพิมพ์เองได้ ดูข้อมูลเพิ่มเติม http://www.escalade.com/ สั่งซื้อ ราคา 500 บาท ![]() ![]() Mentor Graphics Renoir is a next generation HDL graphical design environment that can generate Verilog and VHDL from Moore/Mealy state, flow chart, truth table and block diagrams for FPGA, ASIC and IC. สำหรับ Win9x/Me/NT/2000, มีคู่มือเป็น .pdf ไปพิมพ์เองได้ ดูข้อมูลเพิ่มเติม http://www.mentor.com/renoir/ สั่งซื้อ ราคา 500 บาท ![]() ![]() SynaptiCAD offers four different products, all of which are based on a graphical timing diagram editor: VeriLogger Pro is a full-featured Verilog simulator which includes waveform viewer,debugging environment,color-syntax editors, hierarchical browser,graphical and console execution. TestBencher Pro is a multi-diagram self-testing test bench generator for Verilog and VHDL, stimulus generator & Boolean Simulator & timing diagram editor. WaveFormer Pro is an Interactive HDL Simulator,stimulus generator (VHDL,Verilog,SPICE,Viewlogic,Mentor,OrCAD,etc.), and timing diagram editor. Timing Diagrammer Pro is a basic timing diagram editor. สำหรับ Win9x/Me/NT/2000 ดูข้อมูลเพิ่มเติม http://www.syncad.com/ สั่งซื้อ ราคา 1,000 บาท ![]() ![]() ALTERA FPGAs Tools. สำหรับ Win9x/Me/NT/2000, มีคู่มือเป็น .pdf ไปพิมพ์เองได้ ดูข้อมูลเพิ่มเติม http://www.altera.com/ สั่งซื้อ ราคา 500 บาท ![]() ![]() FPGAs & ASICs Synthesis Tools. สำหรับ Win9x/Me/NT/2000, มีคู่มือเป็น .pdf ไปพิมพ์เองได้ ดูข้อมูลเพิ่มเติม http://www.exemplar.com/ สั่งซื้อ ราคา 500 บาท ![]() ![]() TimingDesigner Professional is revolutionary software for the specification, analysis, and documentation of digital circuit interfaces. TimingDesigner allows you to specify and analyze complex circuits up front in the design process while there is time to make meaningful changes. สำหรับ Win9x/Me/NT/2000, มีคู่มือเป็น .pdf ไปพิมพ์เองได้ ดูข้อมูลเพิ่มเติม http://www.chronology.com/ สั่งซื้อ ราคา 500 บาท ![]() ![]() โปรแกรมสำหรับออกแบบและจำลองการทำงาน สำหรับงานที่ออกแบบโดยใช้ HDL (Hardware Description Language) ใช้ได้ทั้ง VHDL และVerilog ผสมกัน พร้อม IC. Vendor Libraries, VHDL/Verilog Tutorials. สำหรับ Win9x/Me/NT/2000, มีคู่มือเป็น .pdf ไปพิมพ์เองได้ ดูข้อมูลเพิ่มเติม http://www.aldec.com/ สั่งซื้อ ราคา 500 บาท ![]() |
||||
![]() |
![]() |
Copyright © 2000, 2001 EDA4ALL Inc. All Rights Reserved. |
![]() ![]() |